晶圓製造是一場「重複的堆疊」
把電路做到晶圓上，靠的是同一組基本動作反覆數百次，逐層堆出立體結構。每一層大致都包含：
- 薄膜沉積（Deposition）：長出一層材料（如氧化層、金屬、介電質）。常見技術有 CVD、PVD、ALD。
- 微影（Lithography）：塗光阻、曝光、顯影，把設計圖案轉印到光阻上。
- 蝕刻（Etch）：把沒有被光阻保護的區域刻除，定義出圖案。
- 離子佈植／摻雜（Implant／Doping）：植入雜質改變區域的導電性。
- 化學機械研磨（CMP）：把表面磨平，方便堆下一層。
- 清洗與量測：去除殘留、檢查尺寸與缺陷。
前段（FEOL）與後段（BEOL）
- 前段製程 FEOL（Front-End-of-Line）：在矽基板上製作電晶體本體，是元件「誕生」的階段，對材料與微影精度要求最高。
- 後段製程 BEOL（Back-End-of-Line）：在電晶體之上，用多層金屬導線把數百億顆電晶體連接起來，形成完整電路（內部互連，interconnect）。先進晶片的金屬層可多達十餘層。
良率：製造的核心指標
每一道步驟都可能引入缺陷，而步驟有數百道，因此良率（yield，可用晶片的比例）是晶圓廠最關鍵的競爭力。微小的污染、對準誤差或溫度波動，都可能讓整片晶圓報廢。這也是為什麼晶圓廠要建在等級極高的無塵室裡，並大量投資量測與檢測設備。延伸閱讀請見〈量測與檢測〉。